shacener - Document Dionograpmy empringe

RANDOM NUMBER GENERATOR

Patent Number:

JP7134647

Publication date:

1995-05-23

Inventor(s):

KATSUTA NOBORU; others: 03

Applicant(s):

MATSUSHITA ELECTRIC IND CO LTD

Requested Patent:

☐ JP71<u>34647</u>

Application Number: JP19930279529 19931109

Priority Number(s):

IPC Classification:

G06F7/58; G09C1/00

EC Classification:

Equivalents:

Abstract

PURPOSE. To provide a random number generator for simultaneously outputting plural random number sequences by utilizing parts whose phases are sufficiently separated from each other in one random number sequence related to the random number generator for generating pseudo random sequences. CONSTITUTION:An M sequence is generated by flip-flop circuits 1 to 31, AND circuits 61 and 62 and exclusive OR circuits 42 and 43 and output of the flip-flop circuits 10 to 19 at this time is taken out as the output. Then, the output is calculated in the exclusive OR circuits 44 to 60 and thus, random number sequences are found in which the adjacent random numbers are shifted by 262142 shift clocks from each other and further, a random number ratio is controlled by the ratio of '1' and '0' in rate signals and the output is attained.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP) (12) 公開特許公綱 (A)

(11)特許出願公開番号

特關平7-134647

(43)公開日 平成7年(1995)5月23日

(51) Int.Cl.6

識別記号

С

庁内整理番号

F I

技術表示箇所

G06F 7/58

G09C 1/00 9364-5L

審査請求 未請求 請求項の数4 OL (全 5 頁)

(21)出願番号

特願平5-279529

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

平成5年(1993)11月9日 (22)出願日

(72)発明者 勝田 昇

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 村上 弘規

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 茨木 晋

大阪府門真市大字門真1006番地 松下電器

產業株式会社内

(74)代理人 弁理士 小鍜治 明 (外2名)


最終頁に続く

(54) 【発明の名称】 乱致発生装置

(57)【要約】

本発明は、疑似ランダム系列を生成する乱数 【目的】 発生装置に関するもので、1つの乱数列中の十分位相の 離れた部分を利用して複数の乱数列を同時に出力する乱 数発生装置を提供することを目的とする。

【構成】 フリップフロップ回路1から31,論理積回 路61および62,排他的論理和回路42および43で M系列を生成し、このときのフリップフロップ回路10 から19の出力を出力として取り出し、次に、これらの 出力を排他的論理和回路44から60で演算することで 隣同士が262142シフトクロックずれた乱数列に し、さらにrate信号中の1と0の比率で乱数比を制御し 出力とする。



【特許請求の範囲】

【請求項1】ビットを記憶する複数の記憶手段と各記憶手段が記憶する信号をそれぞれ隣接する記憶手段にシフトさせるとともに記憶手段に記憶されたビット値の線形結合した値をフィードバックするシフトおよびフィードバック手段からなるM系列乱数発生手段と、少なくとも1つ以上の排他的論理和演算手段とを具備し、各排他的論理和手段は、前記M系列乱数発生手段中の複数の記憶手段の出力の排他的論理和結合を演算する排他的論理和手段であり、前記M系列乱数発生手段中の記憶手段の出力もしくは排他的論理和手段の出力からなる複数の乱数出力をもつことを特徴とする乱数発生装置。

【請求項2】M系列乱数発生手段中のフィードバック手段は、そのフィードバック方法を示した原始多項式が、互いに相反多項式となる2通りのフィードバック手段をもち、制御信号によって2つのフィードバック手段のどちらか一方を選択する選択手段を具備したことを特徴とする請求項1記載の乱数発生装置。

【請求項3】乱数発生手段と複数ビットを記憶する記憶手段と論理積回路を具備し、前記記憶手段は、前記乱数 20 発生手段の出力同期して記憶している信号を1巡回シフトし、前記論理積回路は、乱数発生装置のそれぞれの出力と記憶手段のビット出力との論理積を出力することを特徴とする乱数発生装置。

【請求項4】M系列乱数発生手段中のフィードバック手段は、そのフィードバック方法を示した原始多項式が、互いに相反多項式となる2通りのフィードバック手段をもち、制御信号によって2つのフィードバック手段のどちらか一方を選択する選択手段を具備したことを特徴とする請求項3記載の乱数発生装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ディジタルデータをランダム化する際にデータに加算する乱数を発生させる乱数発生器に関するもので、一度に複数のビットの乱数列を生成する乱数発生装置に関するものである。

[0002]

【従来の技術】従来の乱数発生装置としては、例えば暗号と情報セキュリティ(昭晃堂)pp158に示されているような線形フィードバックレジスタによるものがある。図2は、この従来の乱数発生装置の構成図を示すものである。図2において、74はクロックパルスが入力される毎に入力されている値を保持するn個の記憶回路からなる記憶回路群、75は排他的論理和回路群、76は接続か接続しないかを制御するスイッチ群である。

【0003】以上のように構成された従来の乱数発生装置においては、まず、記憶回路群74へ初期値が入力される。次に、乱数を取り出す毎にクロックパルスが入力される。そのとき記憶回路群74中のそれぞれの記憶回路に記憶されている値は、右隣の記憶レジスタにシフト50

され記憶されるとともに、一番左にある記憶回路へは、 各記憶回路の出力の線形結合演算結果がフィードバック される。この際、フィードバックのしかたを示す特性多 項式を

 $h(x) = 1 - h_1 x - h_2 x^2 - \dots - h_n x^n$ (hiは、0または1で接続または非接続)

としたとき、 h (x)が原始多項式で表現される場合、各レジスタに記憶される値の時系列みた場合の乱数系列は、M系列の乱数列を生成される。このM系列は、乱数としての特性もよく一般に広く用いられている。

[0004]

[発明が解決しようとする課題] しかしながら前記のような従来の構成では、乱数値は、1クロックパルス毎に1ビットしか乱数が新たに発生しない。スクランブル効果制御などデータ中の特定の符号にのみ乱数を加算したいときなどは、その符号を検出して処理するなど1ビット単位で処理するよりも複数のビットからなる符号単位でその符号中の複数のビットを同時に処理したい場合がある。このような複数ビットの出力が必要な場合においては、従来例のような乱数発生装置では、用いるビット数だけクロックパルスを生成する必要があり、乱数発生装置が接続されている装置のクロックに比べて、同時に必要なビット数倍だけ高速なクロックが乱数発生装置に必要になる問題があった。

【0005】これを解決する手段として、乱数発生装置を複数個用意することが考えられるが、回路規模が大きくなる問題があり、また、各レジスタの出力を用いた場合には、各レジスタの出力の系列は、単にレジスタ間のシフト数分だけずれているだけであり、同じ乱数列を使うことになり、データ中の同じ乱数が加算されているデータ同士を加算しあうことで、乱数の影響を取り除くことができる問題があった。

【0006】本発明はかかる点に鑑み、一つの乱数発生 装置で複数の出力をもち、そのそれぞれから出力される 乱数列がそれぞれ独立な乱数として利用可能な乱数発生 装置を提供することを目的とする。

[0007]

【課題を解決するための手段】第1の発明は、ビットを記憶する複数の記憶手段と各記憶手段が記憶する信号をそれぞれ隣接する記憶手段にシフトさせるとともに記憶手段に記憶されたビット値の線形結合した値をフィードバックするシフトおよびフィードバック手段からなるM系列乱数発生手段と少なくとも1つ以上の排他的論理和演算手段を具備し、各排他的論理和手段は、前記M系列乱数発生手段中の複数の記憶手段の出力の排他的論理和結合を演算する排他的論理和手段であり、前記M系列乱数発生手段中の記憶手段の出力もしくは排他的論理和手段の出力からなる複数の乱数出力をもつ構成である。

[0008] また、第2の発明は、乱数発生手段と複数 ビットを記憶する記憶手段と論理積回路を具備し、記憶 3

手段は、乱数発生手段の出力と同期して記憶している信号を1巡回シフトし、論理積回路は、乱数発生装置のそれぞれの出力と記憶手段のピット出力との論理積を出力する構成である。

[0009]

【作用】第1の発明は前記した構成により、乱数発生装置の出力は、数シフト分ずれた同じM系列を排他的論理和演算したことになる。同じM系列でaだけずれたもの同士の排他的論理和して生成される系列は、同じM系列の乱数列となり、最初の乱数列の位置からのずれりは、 $x^b=1+x^a\mod h(x)$

によって決定される。これよりbは、h(x)の次数以上の値となり、その時点でM系列乱数発生手段中に保持されている値より離れたシフト数の位置の乱数列を生成できる。

【0010】したがって、排他的論理和演算を組み合わせることによって、各出力を1つのM系列の乱数列中のそれぞれ十分離れた位置から切り出し出力できるので、各出力の乱数列中の位相差より使用するビット数が少ない範囲内で、それぞれ別々の乱数列とみなし、利用でき20る。また、さらに、フィードバックの仕方を互いに相反多項式になる原始多項式の間で切り換えてやると、同じ系列を全く逆の順番に出力するようになるため、各出力の位相関係を保持したまま、フィードバックの切り換えによって複雑な乱数列を生成でき、乱数を暗号化に用いた場合の安全を向上できる。

【0011】また、第2の発明は前記した構成により、 乱数発生装置の出力部に、記憶手段に入力された信号を 巡回シフトしながらデータが論理積演算されるので、乱 数中の1と0の比率が、記憶手段に入力される信号の0 と1の比率によって制御できるとともに、線形処理でな い論理積演算が加わることで、暗号に用いた場合の安全 性も向上する。

[0012]

【実施例】以下、本発明の第1の実施例について、図面を参照しながら説明する。図1は本発明の第1の実施例における乱数発生装置装置の構成図を示すものである。

【0013】図1において、1から41はフリップフロップ回路で、共通のシフトクロックパルス信号が入力できるように配線が施されており、42から60は排他的論理和回路、61から72は論理積回路、73は反転回路である。

【0014】以上のように構成されたこの実施例の乱数発生装置において、以下その動作を説明する。最初に、乱数発生装置を所望の値で初期化して動作させる。これは、32ビットのseedと10ビットのrate信号であり、seedの下位31ビットをフリップフロップ回路1から31にセットし、seedの上位1ビットを論理積回路61および62の入力信号としてセットし、rate信号をフリップフロップ回路32から41にセットする。

【0015】フリップフロップ回路1から31,論理積 回路61および62,排他的論理和回路42および43 でM系列を生成する乱数発生手段となっており、seedの 最上位ビットが1のとき論理積回路62の出力がオン状 態となり、原始多項式1-x¹⁸-x¹¹で生成されるM系 列を生成し、seedの最上位ビットが0のとき論理積回路 61の出力がオン状態となり、原始多項式 $1-x^3-x$ 31 で生成されるM系列の乱数列をシフトクロックパルス 毎に生成する。原始多項式1-x²⁸-x³¹と原始多項式 1-x³-x³'は、互いに相手の相反多項式であるの 10 で、お互いの乱数を逆の順序で発生する関係にある。そ して、このときのフリップフロップ回路11から20の 出力をM系列乱数発生手段の出力として取り出す。これ らの乱数列は、フリップフロップ回路11の信号を先頭 に順に1シフトずつ遅れた同じ乱数列となっている。

【0016】次に、これらの出力を排他的論理和回路4 4から60で演算することで隣同士が262142シフ トクロックずれた乱数列にしている。これは、例えば以 下のように設定している。フリップフロップ20は、隣 のフリップフロップ19の出力に排他的論理和演算する と262142シフトクロック分フリップフロップ20 の出力より遅れたもしくは進んだ信号となる。するとフ リップフロップ20の出力とフリップフロップ18の排 他的論理和は、262142シフトクロック遅れたもし くは進んだフリップフロップ20と19の出力の排他的 論理和とそれよりさらに1シフト遅れたもしくは進んだ フリップフロップ19と18の排他的論理和の2つを排 他的論理和したものと等価となり、2倍の524284 シフトクロック遅れたもしくは進んだ信号が生成され 30 る。以下も同様な手法で排他的論理和演算を組み合わせ て、所定のシフト数遅らせるもしくは進ませるている。 【0017】次に、rate信号による処理を説明すると、 フリップフロップ回路32から41にセットされた信号 は、シフトクロック毎に1巡回シフトしたことになる。 そして、それぞれのフリップフロップの出力は、乱数発 生手段の出力と論理積演算される。したがって、出力r n 0 からr n 9は、rate信号の10ビットパターンの中 の1が立っているところのみ、M系列の乱数を出力し、 0の時は、そのまま0の状態となるので、rate信号中の 0と1の比を t とすると出力 r n 1 から r n 9 中の 1 と 0の比は、t×1/2となり、rate信号によって乱数比 を制御し出力とする。

【0018】以上のようにこの実施例によれば、seedの最上位ピットと論理積回路61および62を設けることにより、乱数発生手段のフィードバック位置を簡単に制御できるとともに、出力rn0からrn9は、等シフトクロック分遅れた信号に設定しているので、seedの最上位ピットを切り換えた際にも、隣接した出力間の関係は、全く対象になっており、1つのM系列乱数中で隣同50 士で重なった位置を使わないで利用できる使用シフト数

が変化しないで用いることができる。

【0019】なお、本実施例においては、31ビットの シフトレジスタで構成されるM系列を用いたが、他のM 系列を生成するものでもよい。また、出力の数も、必要 な数を出力すればよく、出力間同士の位相差も使用する シフト数を考慮して必要十分なシフト数分だけ離してや ればよいし、等間隔にする必要もない。

【0020】また、rate信号用のフリップフロップの数 は、本実施例では、出力と同数にしたが、それよりも多 くしてその一部を論理積回路に接続してもよいし、数が 10 1~41 フリップフロップ回路 少ない場合には、複数の論理積回路に接続するしてもよ 61

[0021]

【発明の効果】以上説明したように、本発明によれば、

1つの乱数系列を数シフト間隔離れた位置ごとに分割し て利用することにより、1つの乱数系列発生手段で同時 に複数の乱数列を出力することができ、その実用的効果 は大きい。

【図面の簡単な説明】

【図1】本発明の第1の実施例における乱数発生装置の 構成図


【図2】従来の乱数発生装置の構成図 【符号の説明】

42~60 排他的論理和回路


61~72 論理積回路

73 反転回路

【図1】



【図2】



フロントページの続き

(72)発明者 中村 誠司

大阪府門真市大字門真1006番地 松下電器

産業株式会社内